Projetos de circuito eletrônicoDispositivos eletrônicos e teoria de circuitosEntendendo a classificação, teste e proteção de avalanche MOSFET

Relacionados

Relacionados

Entendendo a classificação, teste e proteção de avalanche MOSFET

Neste post, discutimos as classificações de avalanche do MOSFET e aprendemos como entender essa classificação na folha de dados corretamente, como o parâmetro é testado pelo fabricante e as medidas para proteger os MOSFETs desse fenômeno.

O parâmetro avalanche não só ajuda a verificar a robustez dos dispositivos, como também ajuda a filtrar MOSFETs mais fracos ou mais suscetíveis ou em risco de quebra.

O que é a classificação MOSFET Avalanche

A classificação de avalanche MOSFET é a energia máxima tolerável (milijoule) que um MOSFET pode suportar, quando sua tensão de fonte de dreno excede o limite máximo de tensão de ruptura (BVDSS).

Este fenômeno normalmente ocorre em circuitos de comutação MOSFET com carga indutiva através do terminal de dreno.

Durante os períodos ON dos ciclos de comutação, o indutor carrega e durante os períodos OFF o indutor libera sua energia armazenada na forma de EMF de volta através do dreno de fonte do MOSFET.

Essa tensão reversa encontra seu caminho através do diodo do corpo do MOSFET e, se seu valor exceder o limite máximo tolerável do dispositivo, causa o desenvolvimento de calor intenso dentro do dispositivo, causando danos ou danos permanentes ao dispositivo.

Quando o MOSFET Avalanche foi introduzido

O parâmetro Avalanche Energy e UIS (unclamped indutivo switching) na verdade não foi incluído nas fichas de dados MOSFET antes da década de 1980.

E foi aí que evoluiu para não apenas uma especificação de folha de dados, mas um parâmetro que muitos consumidores começaram a exigir que o FET fosse testado antes de passar o dispositivo para produção, principalmente, se o MOSFET estiver sendo projetado para fontes de alimentação ou implementações de comutação.

Portanto, foi somente após a década de 1980 que o parâmetro de avalanche começou a aparecer nas fichas técnicas, e então os técnicos de promoção começaram a entender que quanto maior a classificação da avalanche, mais competitivo o dispositivo parecia ser.

Os engenheiros começaram a determinar técnicas para experimentar o parâmetro ajustando algumas de suas variáveis, que foram usadas para o processo de teste.

De um modo geral, quanto maior a energia da avalanche, mais durável e forte o MOSFET se torna. Portanto, uma classificação de avalanche maior representa características MOSFET mais fortes.

A maioria das folhas de dados FET normalmente terá o parâmetro avalanche incluído em sua Tabela de Classificações Máximas Absolutas, que pode ser encontrada diretamente na página de entrada da folha de dados. Especialmente, você pode ver os parâmetros aqui escritos como Avalanche Current e Avalanche Energy, Eas.

IMG 62467096A0C45
ENTENDENDO A CLASSIFICAÇÃO, TESTE E PROTEÇÃO DE AVALANCHE MOSFET 13

Portanto, nas fichas técnicas MOSFET Avalanche Energy é apresentada como a quantidade de energia que o MOSFET é capaz de tolerar enquanto está sendo submetido ao teste de avalanche, ou quando a tensão nominal máxima de ruptura do MOSFET é ultrapassada.

Avalanche Current e UIS

Essa classificação máxima de tensão de ruptura é determinada por meio do teste de corrente de avalanche, que é realizado por meio de um teste de comutação indutiva não fixada ou o teste de UIS.

Portanto, quando os engenheiros discutem sobre a corrente UIS, eles podem estar se referindo à Corrente Avalanche.

Um teste de comutação indutiva não fixada é realizado para descobrir a corrente e, portanto, a energia de avalanche que pode desencadear a falha do MOSFET.

Como mencionado anteriormente, essas magnitudes ou classificações dependem muito das especificações de teste, particularmente do valor do indutor aplicado no momento do teste.

Configuração de teste

O diagrama a seguir mostra um circuito de teste UIS padrão configurado.

IMG 62467096E0C24
ENTENDENDO A CLASSIFICAÇÃO, TESTE E PROTEÇÃO DE AVALANCHE MOSFET 14

Assim, vemos uma fonte de tensão em série com um indutor, L, que também está em série com o MOSFET em teste. Também podemos ver um driver de porta para o FET cuja saída está em série com um resistor de porta FET R.

Na imagem abaixo, encontramos o dispositivo controlador LTC55140, que é usado no laboratório Texas Instrument para avaliar as características UIS do FET.

IMG 6246709711DF2
ENTENDENDO A CLASSIFICAÇÃO, TESTE E PROTEÇÃO DE AVALANCHE MOSFET 15

A característica UIS posteriormente ajuda não apenas a descobrir a classificação da folha de dados do FET, mas também o valor utilizado para escanear o FET no procedimento de teste final.

A ferramenta permite ajustar o valor do indutor de carga de 0,2 a 160 millihenries. Permite o ajuste da tensão de dreno do MOSFET em teste de 10 a 150 volts.

Isso, como resultado, torna possível filtrar até mesmo os FETs que são classificados para lidar com apenas 100 volts de tensão de ruptura. E torna-se possível aplicar correntes de dreno de 0,1 a 200 amperes. E esta é a faixa de corrente UIS que o FET pode ter que tolerar durante o procedimento de teste.

Além disso, a ferramenta permite definir diferentes faixas de temperatura da caixa do MOSFET, de -55 a +150 graus.

Procedimentos de teste

O teste padrão do UIS é implementado em 4 etapas, conforme ilustrado na imagem a seguir:

IMG 624670973F2CF
ENTENDENDO A CLASSIFICAÇÃO, TESTE E PROTEÇÃO DE AVALANCHE MOSFET 16

A primeira etapa consiste no teste de pré-vazamento, no qual a tensão de alimentação polariza o dreno do FET. Fundamentalmente, a ideia aqui é tentar garantir que o FET esteja funcionando da maneira normal esperada.

Assim, na primeira fase o FET é mantido desligado. Ele mantém a tensão de alimentação bloqueada nos terminais do emissor-daim, sem experimentar nenhum tipo de corrente de fuga excessiva fluindo através dele.

No segundo estágio, que é conhecido como rampa de corrente de avalanche, o FET é ligado, o que faz com que sua tensão de dreno caia. Isso resulta no aumento gradual da corrente através do indutor com um di/dt constante. Então, basicamente, neste estágio, o indutor pode carregar.

Na terceira etapa, é realizado o teste de avalanche propriamente dito, onde o FET é praticamente submetido à avalanche. Neste estágio, o FET é desligado removendo sua polarização de porta. Isso resulta em um di/dt maciço passando pelo indutor, fazendo com que a tensão de dreno do FET dispare muito acima do limite de tensão de ruptura do FET.

Isso força o FET a passar pela onda de avalanche. Neste processo, o FET absorve toda a energia gerada pelo indutor, e permanece desligado, até a execução do 4º estágio, envolvendo o teste de pós-vazamento

Nesta 4ª etapa o FET é novamente submetido ao teste de avalanche de repetição, apenas para ter certeza se o MOSFET ainda está se comportando normalmente ou não. Se isso acontecer, então o FET é considerado como tendo passado no teste de avalanche.

Em seguida, o FET tem que passar pelo teste acima muitas vezes, em que o nível de tensão UIS é gradualmente aumentado a cada teste, até o nível em que o MOSFET é incapaz de suportar e falha no teste de pós-vazamento. E este nível atual é notado como sendo a capacidade máxima de resistência à corrente UIS do MOSFET.

Calculando a Energia de Avalanche MOSFET

Uma vez que a capacidade máxima de manuseio de corrente UIS do MOSFET é alcançada, na qual o dispositivo quebra, fica muito mais fácil para os engenheiros estimar a quantidade de energia que é dissipada através do FET durante o processo de avalanche.

Assumindo que toda a energia armazenada no indutor foi dissipada no MOSFET durante a avalanche, essa magnitude de energia pode ser determinada usando a seguinte fórmula:

ECOMO = 1/2L x IAV2

ECOMO nos dá a magnitude da energia armazenada dentro do indutor, que é igual a 50% do valor da indutância multiplicado pela corrente ao quadrado, que flui através do indutor.

Mais adiante, observou-se que à medida que o valor do indutor aumentava, a quantidade de corrente que era responsável pela quebra do MOSFET na verdade diminuía.

No entanto, esse aumento no tamanho do indutor de fato compensa essa redução na corrente na fórmula de energia acima de uma maneira que o valor da energia literalmente aumenta.

Energia de avalanche ou corrente de avalanche?

Estes são os dois parâmetros, que podem confundir os consumidores, ao verificar uma ficha de dados MOSFET para classificação de avalanche.

IMG 6246709770304
Copyright © Texas Instruments Incorporated

Muitos dos fabricantes de MOSFET testam intencionalmente o MOSFET com indutores maiores, para que eles possam ostentar uma magnitude de energia de avalanche maior, criando a impressão de que o MOSFET é testado para suportar grandes energias de avalanche e, portanto, tem uma maior durabilidade à avalanche.

Mas o método acima de usar um indutor maior parece enganoso, é exatamente por isso que os engenheiros da Texas Instruments testam com indutância menor na ordem de 0,1 mH, para que o MOSFET em teste seja submetido a uma corrente de avalanche mais alta e níveis extremos de tensão de ruptura.

Então, em datasheets, não é a energia de avalanche, mas sim a corrente de avalanche que deveria ser maior em quantidade, que apresenta melhor robustez do MOSFET.

Isso torna o teste final altamente rigoroso e permite filtrar o maior número possível de MOSFETs mais fracos.

Este valor de teste não é usado apenas como o valor final antes que o layout FET seja passado para a produção, mas também é o valor inserido na folha de dados.

Na próxima etapa, o valor de teste acima é reduzido em 65%, para que o usuário final possa obter uma margem de tolerância mais ampla para seus MOSFETs.

Assim, por exemplo, se a corrente de avalanche testada foi de 125 Amps, o valor final que é inserido na folha de dados passa a ser 81 Amps, após a redução.

MOSFET Avalanche atual vs tempo gasto na avalanche

Outro parâmetro que está associado ao MOSFET de potência e mencionado em datasheets, especialmente para os MOSFETs projetados para aplicações de comutação, é a capacidade de corrente de avalanche versus tempo gasto em avalanche. Este parâmetro é normalmente mostrado em relação à temperatura da caixa do MOSFET em 25 graus. Durante o teste, a temperatura do gabinete é aumentada para 125 graus.

Nesta situação, a temperatura da caixa do MOSFET do MOSFET fica muito próxima da temperatura de junção real da matriz de silício do MOSFET.

Neste procedimento, à medida que a temperatura de junção do dispositivo aumenta, você pode esperar ver uma certa degradação, o que é normal? No entanto, se o resultado mostrar um alto nível de degradação, isso pode indicar os sinais de um dispositivo MOSFET inerentemente fraco.

Portanto, do ponto de vista do projeto, é feita uma tentativa de garantir que a degradação não exceda mais de 30% para um aumento na temperatura do gabinete de 25 a 125 graus.

Como proteger o MOSFET da corrente de avalanche

Como aprendemos com as discussões acima, a avalanche em MOSFETs é desenvolvida devido à comutação indutiva de EMF de alta tensão através do diodo do corpo do MOSFET.

Se esta tensão de volta EMF exceder a classificação máxima do diodo do corpo, causa geração de calor extremo no dispositivo e danos subsequentes.

Isso implica que, se a tensão EMF indutiva passar por um diodo de bypass externo com classificação adequada, o dreno-emissor do FET pode ajudar a evitar o fenômeno de avalanche.

O diagrama a seguir sugere o projeto padrão de adicionar um diodo emissor-dreno externo para reforçar o diodo do corpo interno do MOSFET.

IMG 6246709797697
ENTENDENDO A CLASSIFICAÇÃO, TESTE E PROTEÇÃO DE AVALANCHE MOSFET 17

Cortesia: MOSFET Avalanche

Hashtags: #Entendendo #classificação #teste #proteção #avalanche #MOSFET
 

FONTE


Nota: Este conteúdo foi traduzido do Inglês para português (auto)
Pode conter erros de tradução

Olá, se tiver algum erro de tradução (AUTO), falta de link para download etc…
Veja na FONTE até ser revisado o conteúdo.
Status (Ok Até agora)


Se tiver algum erro coloque nos comentários

Mas se gostou compartilhe!!!

Relacionados