O post discute a função de pinagem e outras especificações importantes do IC 4043. Vamos aprender sobre a folha de dados completa para este chip muito interessante.
Folha de dados da pinagem IC 4043
Tecnicamente, o IC 4043 é uma trava Quad Adjust / Reset (R / S) com 3 saídas de status lógico.
Para ser mais preciso, este chip possui 4 conjuntos de entradas (ou seja, 8 pinos de entrada) e 4 saídas individuais correspondentes.
Os 4 conjuntos de entradas consistem em 4 pares de entradas de set / reset.
Para cada set / reset, temos uma saída correspondente.
Todas essas entradas de reset definidas respondem a sinais lógicos altos, criando um efeito biestável nos pinos de saída correspondentes.
Flip / Flop biestável
Flip-flop refere-se à ação do flip-flop, em outras palavras, um pulso alto na entrada “set” faz com que a saída correspondente seja alta do seu estado baixo original e uma entrada alta na redefinição reverte o estado alto anterior baixa.
Então, basicamente, para aumentar as saídas correspondentes, precisamos aplicar um valor alto às entradas “configuradas” e, para que as saídas voltem a ficar baixas novamente, basta aplicar outro valor alto às entradas de redefinição.
A operação dos pinos de entrada e saída é tão simples quanto isso.
Além disso, o IC possui outra entrada OE de pino de entrada interessante, que é uma pinagem de ativação de saída comum.
Definir / redefinir a função
Para habilitar as ações de set / reset explicadas acima no IC, essa entrada do OE deve se conectar com lógica alta ou apenas com Vdd (fonte de voto).
Na situação acima, a saída é permitida com a operação do flip-flop especificado.
Se a entrada OE estiver aterrada, a saída congela e produz uma resposta de alta impedância, que não mostra uma saída alta ou baixa, mas bloqueia a entrada de um estado bloqueado que não responde, portanto a saída do estado lógico do nome 3.
Portanto, a entrada OE pode ser usada para desativar a operação do IC, se necessário, para uma aplicação específica.
O IC funciona melhor com tensões de alimentação de 5 a 15V.
Vamos resumir as funções e especificações de saída e saída do IC 4043 com os seguintes dados:
- 1Q a 4Q (pinos: 2, 9, 10, 1) saída com trava amortecida de 3 estados
- 1R a 4R (pinos: 3, 7, 11, 15) redefinir entrada (ativo ALTO)
- 1S a 4S (pinos: 4, 6, 12, 14) entrada ajustada (HIGH ativo)
- Saída comum de habilitação de saída OE (Pin: 5)
- Tensão de alimentação do VSS (Pino: 8) ao terra
- N.C. (Pin: 13) não conectado
- Tensão de alimentação VDD (Pin: 16)
Mais atualizações:
Nestas publicações, tentamos entender o funcionamento do IC 4043 e do IC 4044 estudando as várias especificações, a folha de dados do dispositivo e o layout dos pinos.
Basicamente, ambas as variantes são CMOS de acoplamento cruzado quádruplo R / S de três estados ou travas Reset / Set. Quad significa ter 4 saídas que podem ser configuradas ou travadas para lógica alta por meio de um sinal de entrada de controle ou redefinidas para zero lógico por meio de um sinal de entrada traseiro.
A função de 3 estados permite o controle de IC usando 3 lógica
O princípio básico de funcionamento do IC 4043 e do IC 4044 é o mesmo que acima, a única diferença é que o IC 4043B são quatro estados de acoplamento cruzado de 3 estados NEM Trava e IC 4044B são quatro estados de acoplamento cruzado de 3 estados NAND Robusto.
Diagrama de pinagem
Os seguintes diagramas de pinagem de IC mostram a estrutura interna e os detalhes de pinagem dos dispositivos:
Nos diagramas acima, podemos ver que cada um dos tipos possui 4 travas com uma saída e 2 entradas RESET / SET individuais. A função ENABLE pin para todas as entradas SET / RESET é idêntica.
Uma lógica HIGH no pino ENABLE permite que os estados de travamento se conectem às saídas relevantes, uma lógica baixa ou 0 desconecta os estados de travamento de suas saídas, causando um circuito aberto completo nas saídas.
Diagrama lógico equivalente da trava NOR, trava NAND
Os diagramas a seguir mostram as travas equivalentes na forma de travas NOR e NAND, que estão presentes em cada uma das 4 travas nos ICs individuais.
Como podemos ver, cada um dos blocos de retenção é controlado usando 3 entradas de controle lógico, ou seja, SET, RESET e ENABLE, portanto, a saída depende desses 3 estados de entrada. A tabela verdade para esses três estados lógicos pode ser aprendida no seguinte diagrama:
Na tabela verdade acima, a forma completa dos vários alfabetos simbólicos abreviados pode ser entendida da seguinte maneira:
S = SET PIN
R = PIN DE RESET
E = ATIVAR Pino
Q = Pino de SAÍDA
OC = circuito aberto
NC = Sem alteração
As principais características do IC 4043 e IC 4044 estão resumidas abaixo:
Simulação prática básica de trabalho dos pinos SET / RESET e ENABLE
Descrição do trabalho
A partir da simulação GIF acima, podemos entender a operação dos módulos quad lock com os seguintes pontos:
Quando o pino SET é aplicado com uma fonte positiva, a saída aumenta e trava, mesmo que o potencial positivo seja removido do pino SET, conforme indicado pelo LED vermelho (polarização direta).
Quando o pino RESET é aplicado com um pulso positivo, a trava se quebra e a saída permanece BAIXA permanentemente, mesmo que o positivo seja removido do pino RESET. Isso é indicado pela iluminação do LED azul.
As operações acima podem ser implementadas apenas desde que o pino IC ENABLE possua um potencial de suprimento positivo. Quando conectado a um potencial negativo ou aterrado, a saída da trava é aberta e não responde às operações SET / RESET.
FONTE
Nota: Este foi traduzido do Inglês para português (auto)
Pode conter erros de tradução
Olá, se tiver algum erro de tradução (AUTO), falta de link para download etc…
Veja na FONTE até ser revisado o post.
Status (Não Revisado)
Se tiver algum erro coloque nos comentários
