Transistores de efeito de campo (FET)

a Transistor de efeito de campo (FET) é um dispositivo eletrônico no qual campo elétrico É usado para regular o fluxo de corrente. Para implementar isso, uma diferença de potencial é aplicada nos terminais de porta e fonte do dispositivo, alterando a condutividade entre os terminais de dreno e fonte, fazendo com que uma corrente controlada flua através desses terminais.

Os FETs são chamados transistores unipolares porque eles foram projetados para funcionar como dispositivos de operador único. Você encontrará diferentes tipos de transistores de efeito de campo disponíveis.

Símbolo

Os símbolos gráficos dos JFETs do canal n e do canal p podem ser vistos nas figuras a seguir.

Você pode ver claramente que as marcas de seta apontando para dentro do dispositivo de canal n indicam a direção em queSol Presume-se que a (corrente do portão) flua quando a junção p-n é polarizada para frente.

No caso de um dispositivo de canal p, as condições são idênticas, exceto pela diferença na direção do símbolo de seta.

Diferença entre FET e BJT

O transistor de efeito de campo (FET) é um dispositivo de três terminais projetado para uma ampla gama de aplicações em circuitos que complementam amplamente as do transistor BJT.


Embora você encontre variações significativas entre o BJT e o JFET, na verdade existem vários recursos sobrepostos que serão discutidos nas discussões a seguir. A principal distinção entre esses dispositivos é que o BJT é um dispositivo controlado por corrente, como mostrado na figura 5.1a, enquanto o transistor JFET é um dispositivo controlado por tensão, conforme indicado na figura 5.1b.

Simplificando, atual IC na figura 5.1a é uma função imediata do nível de Isim. Para o FET, a corrente I é uma função da tensão VGS dado ao circuito de entrada como mostrado na figura 5.1b.

Nos dois casos, a corrente do circuito de saída será governada por um parâmetro do circuito de entrada. Em uma situação, um nível de corrente e na outra uma tensão aplicada.

Assim como npn e pnp para transistores bipolares, você encontrará transistores de efeito de campo de canal n e canal p. Mas, lembre-se de que o transistor BJT é um dispositivo bipolar com o prefixo bi-, que indica que o nível de condução é uma função de dois portadores de carga, elétrons e orifícios.

O FET, por outro lado, é um dispositivo unipolar isso depende apenas da condução do elétron (canal n) ou do orifício (canal p).

A frase “efeito de campo” pode ser explicada assim: todos sabemos o poder de um ímã permanente em atrair limalhas de metal para o ímã sem nenhum contato físico. Da mesma forma, no FET, um campo elétrico é criado pelas cargas existentes que influenciam o caminho de condução do circuito de saída sem ter nenhum contato direto entre quantidades controladas e controladas. Provavelmente, uma das características mais importantes do FET é sua alta impedância de entrada.

Com uma magnitude de 1 a muitas centenas de megaohms, excede significativamente as faixas normais de resistência de entrada das configurações de BJT, um atributo extremamente importante ao desenvolver modelos de amplificadores lineares de CA.

No entanto, o BJT tem uma sensibilidade mais alta a variações no sinal de entrada. Ou seja, a mudança na corrente de saída geralmente é significativamente maior para o BJT do que para o FET para a mesma quantidade de alteração nas tensões de entrada.

Por esse motivo, os ganhos de tensão CA padrão para amplificadores BJT podem ser muito maiores em comparação aos FETs.

De um modo geral, os FETs são consideravelmente mais resistentes ao calor do que os BJTs e também costumam ter uma estrutura menor em comparação aos BJTs, tornando-os especificamente adequados para a integração como um circuito integrado (IC) batata frita.

As características estruturais de alguns FETs, por outro lado, podem permitir que sejam mais sensíveis aos contatos físicos do que os BJTs.

Mais razão BJT / JFET

  • Para um BJT VSER ESTAR = 0,7 V é o fator importante para iniciar uma análise de sua configuração.
  • Da mesma forma, o parâmetro ISol = 0 A é geralmente a primeira coisa considerada para análise de um circuito JFET.
  • Para a configuração BJT, eusim Muitas vezes, é o primeiro fator que precisa ser determinado.
  • Da mesma forma, para o JFET, geralmente é o VGS.

Neste artigo, focaremos os transistores JFET ou efeito de campo de junção; no próximo artigo, discutiremos sobre o transistor de campo semicondutor de óxido metálico ou MOS-FET.

CONSTRUÇÃO E RECURSOS JFET

Como aprendemos cedo, um JFET tem 3 pistas. Um deles controla o fluxo atual entre os outros dois.

Como os BJTs, nos JFETs, o dispositivo de canal n também é usado com mais destaque do que os equivalentes do canal p, pois os dispositivos n tendem a ser mais eficientes e fáceis de usar em comparação com o dispositivo p.

Na figura a seguir, podemos ver a estrutura básica ou a construção de um JFET de n canais. Podemos ver que a composição do tipo n forma o canal principal através das camadas do tipo p.

A parte superior do canal do tipo n é conectada através de um contato ôhmico com um terminal chamado dreno (D), enquanto a seção inferior do mesmo canal também é conectada através de um contato ôhmico com outro terminal chamado fonte (S) .

O par de materiais do tipo p é interligado ao terminal chamado gate (G). Essencialmente, descobrimos que os terminais de drenagem e fonte estão conectados às extremidades do canal do tipo n. O terminal do portão está conectado a um par de material de canal p.

Quando não há tensão aplicada em um jfet, suas duas junções p-n não têm condições de polarização. Nesta situação, há uma região de depleção em cada junção, como indicado na figura acima, que se assemelha muito a uma região de diodo p-n sem polarização.

Analogia da água

As operações de trabalho e controle de um JFET podem ser entendidas através da seguinte analogia da água.

Aqui, a pressão da água pode ser comparada à magnitude da tensão aplicada do dreno à fonte.

O fluxo de água pode ser comparado ao fluxo de elétrons. A boca da torneira imita o terminal da fonte JFET, enquanto a parte superior da torneira onde a água entra representa o dreno JFET.

O botão da torneira atua como a porta JFET. Com a ajuda de um potencial de entrada, ele controla o fluxo de elétrons (carga) do dreno para a fonte, assim como o botão de controle controla o fluxo de água na abertura da boca.

A partir da estrutura JFET, podemos ver que os terminais de dreno e fonte estão em extremidades opostas do canal n e, como o termo é baseado no fluxo de elétrons, podemos escrever:

VGS = 0 V, VDS Algum valor positivo

Na Fig. 5.4, podemos ver uma tensão positiva VDS aplicado através do canal n. O terminal do portão se liga diretamente à fonte para criar uma condição VGS = 0V. Isso permite que os terminais da porta e da fonte tenham um potencial idêntico e resulta em uma região de depleção da extremidade inferior de cada material p, exatamente como vemos no primeiro diagrama acima, com uma condição não polarizada.

Assim que uma tensão VDD (= VDS), os elétrons são aplicados ao terminal de drenagem, gerando o fluxo convencional da corrente ID, conforme indicado na figura 5.4.

A direção do fluxo da carga revela que a corrente de dreno e a fonte são de igual magnitude (I = EuS) Nas condições mostradas na Fig. 5.4, o fluxo da carga parece bastante ilimitado e é afetado apenas pela resistência do canal n entre o dreno e a fonte.

JFET em VGS = 0V e VDS = 0V

Você pode ver que a região de esgotamento é maior ao redor da seção superior dos dois materiais do tipo p. Essa diferença no tamanho da região é idealmente explicada na Figura 5.5. Suponha que você tenha uma resistência uniforme no canal n, isso pode ser dividido nas seções indicadas na figura 5.5.

Variáveis ​​potenciais de polarização reversa através da junção p-n de um JFET de canal n

O eu atual Você pode construir as faixas de tensão através do canal, conforme observado na mesma figura. Como resultado, a região superior do material do tipo p reverterá o viés a um nível de cerca de 1,5 V, com a região inferior simplesmente enviesada a 0,5 V.

O ponto em que a junção p-n é polarizada inversamente em todo o canal resulta em uma corrente de porta com zero ampere, como mostrado na mesma figura. Essa característica que leva a ISol = 0 A é uma característica importante do JFET.

Como VDS o potencial aumenta de 0 a alguns volts, a corrente aumenta de acordo com a lei de Ohm e o gráfico de I contra VDS pode ser visto como demonstrado na Fig. 5.6.

A retidão comparativa do gráfico mostra que para regiões de baixo valor de VDS, a resistência é basicamente uniforme. Como VDS aumenta e se aproxima de um nível conhecido como VP na Figura 5.6, as regiões de depleção se expandem como mostrado na Figura 5.4.

Isso resulta em uma aparente diminuição na largura do canal. O caminho de condução diminuído leva ao aumento da resistência, resultando na curva na Figura 5.6.

Quanto mais horizontal a curva se torna, maior a resistência, indicando que a resistência está se aproximando de ohms “infinitos” na região horizontal. Quando vDS aumenta até um ponto em que parece que as duas regiões de depleção podem “entrar em contato”, como mostra a Figura 5.7, dando origem a uma situação conhecida como pinch-off.

A quantidade pela qual VDS desenvolve essa situação é chamada de beliscar tensão e é simbolizado por VP como apresentado na Fig. 5.6. Em geral, a palavra pinch-off é enganosa, porque implica a corrente I é “comprimido” e cai para 0 A. Como mostra a Figura 5.6, isso dificilmente parece evidente neste caso. mim mantém um nível de saturação caracterizado como IDSS na figura 5.6.

A verdade é que ainda existe um canal muito pequeno, com uma corrente de concentração significativamente alta.

O ponto em que o ID não é descartado beliscar e preserva o nível de saturação conforme indicado na Fig. 5.6 é confirmado pelo seguinte teste:

Como não há corrente de dreno, a possibilidade de vários níveis de potencial através do material do canal n é eliminada para determinar as quantidades variáveis ​​de polarização reversa ao longo da junção p-n. O resultado final é a perda de distribuição da região de depleção que desencadeou beliscar para começar.

pitada VGS = oV, VDS = Vp

À medida que aumentamos VDS acima de VP, a região de contato próximo onde as duas regiões de depleção se encontrarão aumentará em comprimento ao longo do canal. No entanto, o nível de identificação continua essencialmente inalterado.

Então o momento VDS é maior que VP, o JFET adquire as características da fonte atual.

Conforme demonstrado na Figura 5.8, a corrente em um JFET é determinada em I = EuDSS, mas tensão VDS maior que VP é definido pela carga conectada.

A seleção da notação IDSS é baseada no fato de que é a corrente de dreno para a fonte que possui um link em curto através do portão para a fonte.

Outras pesquisas nos dão a seguinte avaliação:

mimDSS é a corrente de drenagem mais alta para um JFET e é definida pelas condições VGS = 0 V e VDS > VP.

Observe que na figura 5.6 VGS é 0V para todo o trecho da curva. Nas seções a seguir, aprenderemos como os atributos na Fig. 5.6 são influenciados como o nível de VGS É variado.

VGS <0V

A tensão aplicada através do portão e da fonte é indicada como VGS, responsável pelo controle das operações JFET.

Se tomarmos o exemplo de um BJT, como as curvas de IC vs VCE são determinados para vários níveis de Isim, da mesma forma as curvas de I vs VDS para vários níveis de VGS pode ser criado para uma contraparte JFET.

Para isso, o terminal do portão é configurado para um potencial contínuo menor abaixo do nível do potencial da fonte.

Referindo-se à Figura 5.9 abaixo, um -1V é aplicado nos terminais de porta / fonte para um V reduzidoDS nível.

aplicação de tensão negativa na porta JFET

O objetivo do viés potencial negativo VGS é desenvolver regiões de depleção que se assemelham à situação de VGS = 0, mas a um V significativamente reduzidoDS.

Isso faz com que o portão atinja um ponto de saturação com níveis mais baixos de VDS como indicado na figura 5.10 (VGS = -1V).

O nível de saturação correspondente para I pode-se descobrir que diminui e, na verdade, só continua diminuindo à medida que VGS Torna-se mais negativo.

Você pode ver claramente na figura 5.10 como a tensão de aperto continua a cair com uma forma parabólica como VGS torna-se cada vez mais negativo.

Finalmente quando VGS = -VP, torna-se negativo o suficiente para estabelecer um nível de saturação que é eventualmente 0 mA. Nesse nível, o JFET está completamente “desligado”.

Características JFET do canal n com IDSS = 8 mA

Nível VGS o que me faz atingir 0 mA é caracterizado por VGS = VP, Onde vP é uma voltagem negativa para dispositivos de canal n e uma voltagem positiva para JFET de canal p.

Geralmente, você pode encontrar a maioria das planilhas de dados JFET que mostram beliscar tensão especificada como VGS (desativado) em vez de VP.

A área no lado direito do local de pinch-off na figura acima é o local convencionalmente usado em amplificadores lineares para obter um sinal livre de distorção. Essa região é geralmente chamada região de corrente constante, saturação ou amplificação linear.

Resistência controlada por tensão

A área no lado esquerdo do local de pinch-off na mesma figura é chamada região ôhmica ou a região de resistência controlada pela tensão.

Nesta região, o dispositivo pode de fato funcionar como um resistor variável (por exemplo, na aplicação de controle automático de ganho), com sua resistência controlada através do potencial de porta / fonte aplicado.

Você pode ver que a inclinação de cada uma das curvas também significa a resistência ao dreno / fonte do JFET para VDS P torna-se uma função do V aplicadoGS potencial.

À medida que aumentamos o VGS com potencial negativo, a inclinação de cada curva se torna cada vez mais horizontal, exibindo níveis de resistência proporcionalmente crescentes.

Podemos obter uma boa aproximação inicial ao nível de resistência em relação à tensão VGS, através da seguinte equação.

trabalho JFET de canal p

O design interno e a construção de um JFET de canal p é exatamente idêntico ao equivalente de canal n, exceto que as regiões de material do tipo p e n são revertidas, conforme mostrado abaixo:

Canal P JFET

As direções do fluxo de corrente também podem ser vistas como invertidas, juntamente com as polaridades de tensão reais VGS e VDS. No caso de um JFET de canal p, o canal será limitado em resposta ao aumento do potencial positivo através da porta / fonte.

A notação de duplo subscrito para VDS levará a tensão negativa para VDS, como mostrado nas características da figura 5.12. Aqui você pode encontrarDSS a 6 mA, enquanto uma tensão de compressão em VGS = + 6V.

Por favor, não fique confuso com a presença de um sinal de menos para o VDS. Simplesmente indica que a fonte tem um potencial maior que o dreno.

Características JFET do canal p

Você pode ver que as curvas para alto VDS os níveis aumentam abruptamente para valores que parecem irrestritos. Os aumentos indicados na vertical simbolizam uma situação de avaria, o que significa que a corrente através do dispositivo de canal é completamente controlada por circuitos externos neste momento.

Embora isso não seja evidente na Figura 5.10 para o dispositivo de canal n, pode ser uma possibilidade sob tensão suficientemente alta.

Esta região pode ser removida se o VDS (máx.) é visto na folha de dados do dispositivo e o dispositivo é configurado de forma que o V realDS o valor é menor que esse valor observado para qualquer VGS.



FONTE

Nota: Este foi traduzido do Inglês para português (auto)

Pode conter erros de tradução

Olá, se tiver algum erro de tradução (AUTO), falta de link para download etc…

Veja na FONTE até ser revisado o post.

Status (Não Revisado)

Se tiver algum erro coloque nos comentários

Mas se gostou compartilhe!!!



Veja mais

Axtudo
Axtudohttps://www.axtudo.com/
“Solidários, seremos união. Separados uns dos outros seremos pontos de vista. Juntos, alcançaremos a realização de nossos propósitos.” (Bezerra de Menezes)

Comentários

DEIXE UMA RESPOSTA

Por favor digite seu comentário!
Por favor, digite seu nome aqui

Captcha *Limite de tempo excedido. Por favor, complete o captcha mais uma vez.

Compartilhe


Últimos Posts

8 GADGETS PARA SUA COZINHA QUE FAZEM QUE COZINHAR...

Vídeo - Para questões relacionadas a direitos autorais, entre em contato conosco: [email protected] BRAIN TIME ► link➤https:goo.gl/1F9h4w 1. Cakewalk3d link➤https:youtu.be/efdKAEQ9vxA link➤https:www.youtube.com/channel/UCCbfGHsun3RTG89QDi4uOZg 2. EatFigo link➤https:youtu.be/b_1dxBaOIwE link➤https:www.youtube.com/channel/UC9g7mgqKX8jpNeCBzjR7eCA 3. iFlow link➤https:youtu.be/Cf__NvqbQIY link➤https:www.youtube.com/channel/UCVRpSghWljtCb4DkD5JWJxQ 4. Egg Shaper & Eggbears (Preview) link➤https:www.amazon.co.uk/Barbuzzo-Shaped-Shaper-Fryer-Black/dp/B017W5SACU link➤https:www.awesomeinventions.com/shop/gun-egg-fryer/ ...

10 MELHORES GATILHOS MENTAIS PARA VENDER TODO DIA e...

Gatilhos mentais são altamente poderosos para que você realize vendas na Internet. E hoje você vai descobrir os 10 principais gatilhos mentais para você...

Como ficar inteligente (mesmo se você nasceu burro) |...

Vídeo - Inteligência: link➤https:arata.se/inteligencia Não existe uma lista definitiva de quais atividades aumentam a sua inteligência. Mas existe uma regra clara que você pode...

6 Ideias para uma degustar omelete inesquecível | A...

Vídeo - 6 receitas criativas e originais de omelete. As omeletes parecem estar no universo paralelo da culinária. Por um lado, elas são consideradas uma...